【Q&A】项目原理图出现的验证错误的含义

在验证项目中的原理图时，编译器可以生成各种信息。

在哪里可以找到完整的编译错误列表信息？

验证Validate项目时（老版本上叫做编译Compile），会执行电气规则检查 (ERC)。此检查将根据“Project ► Project Options”中“Error Reporting ”和“Connection Matrix”选项卡下指定的项目选项报告违规情况。下面链接描述了所有编译违规项以及如何解决违规项的详细信息。

Project Compiler Violations Reference:

https://www.altium.com/documentation/altium-designer/project-compiler-violations-reference-ad

打开上面链接，里面有如下图所示的链接，可以根据自己的编译违规项对照查找相应的解释。