【Q&A】多层上的多边形铺铜区域和顶层上的焊盘之间的间距约束
在使用Altium Designer的过程中
我们收到许多用户的提问
Q&A系列将针对用户关注度较高的问题
请Altium技术专家为大家答疑解惑
我的PCB布局上出现一条错误消息：“Clearance Constrain between polyregion on multilayer and pad on top layer”。所有焊盘以及通孔元器件均出现该错误。当我点击 “jump to” 跳转到违规位置时，会跳转到电路板拐角，并且只显示存在一个间距违规。
当您没有为电路板分配任何叠层时，通常会发生该错误。您可以进入电路板规划模式（通过按数字键“1”实现），右键单击电路板区域并从上下文菜单中选择Properties，以打开Board Region对话框。通过该对话框，您将可以为电路板区域分配叠层。
免责声明：
1、本站所有资源文章出自互联网收集整理，本站不参与制作，如果侵犯了您的合法权益，请联系本站我们会及时删除。
2、本站发布资源来源于互联网，可能存在水印或者引流等信息，请用户擦亮眼睛自行鉴别，做一个有主见和判断力的用户。
3、本站资源仅供研究、学习交流之用，若使用商业用途，请购买正版授权，否则产生的一切后果将由下载用户自行承担。
4、侵权违法和不良信息举报 举报邮箱：cnddit@qq.com
还没有评论，来说两句吧...